Abbiamo alcune tracce di impedenza controllata sul layer 4 di una scheda. Lo strato 3 è un piano GND. Lo strato 5 è un aereo da 3,3 V. Entrambi i piani sono ininterrotti (occupano l'intero strato), ad eccezione di vie e fori.
Ci sono molti di fori su questo PCB, perché ne abbiamo molti connettori a foro passante. Guarda l'immagine non così carina di seguito:
I cerchi bianchi sono i fori nel PCB. La mia domanda è: in che modo tutti questi fori influenzano l'impedenza delle tracce? Esiste una distanza minima da mantenere dai fori per garantire che l'impedenza rientri nelle tolleranze specificate (ad esempio 100 ohm + -% 5-10 per le linee differenziali)
Un'altra domanda in qualche modo simile: Considera l'immagine sotto:
Supponiamo che il livello 3, il livello del piano GND sia ora diviso in 2, una sezione AGND e una sezione DGND. Le tracce che corrono interamente su un singolo strato piano (come nell'immagine) mantengono il valore di impedenza controllato? C'è un limite a quanto possono avvicinarsi ai bordi dei piani prima di iniziare a mostrare deviazioni dall'impedenza caratteristica target?