Domanda:
Logica a bassa tensione
user1883691
2012-12-07 10:32:51 UTC
view on stackexchange narkive permalink

Ho un problema in cui ho 8 linee logiche in cui la "tensione alta" è solo 1,9 V. Il dispositivo su cui sto scrivendo richiede almeno 2.2V.

Esiste un modo per amplificare questi segnali. Ce ne sono circa 12 che devo potenziare?

La pratica normale è osservare i fattori di fan-in e fan-out per i fattori di carico. Questa velocità di variazione è limitata o corrente limitata? Sono questi orologi? in caso affermativo quale freq? e quali patatine
8 o 12 righe? Ciò è dovuto alle diverse tensioni di alimentazione su un'interfaccia o al carico o alle differenze della famiglia logica? Se questa è la logica 2.7V, ad esempio 2.2 è la soglia massima per VinH e 1.5V max per VinL. Com'è il margine basso? abbastanza per pullup passivo? L'ESR su VoutL è inferiore a VoutH, quindi sono possibili margini asimmetrici.
Spiacenti 12 righe in totale
Una risposta:
Anindo Ghosh
2012-12-07 11:01:31 UTC
view on stackexchange narkive permalink

Due opzioni suggerite:

  1. CI di traduzione a livello logico: una ricerca su DigiKey ti indirizzerà a diverse parti progettate per tradurre i livelli logici in modo bidirezionale tra due valori Vcc.
  2. BJT discreti o MOSFET a canale N a livello logico, o array di questi, se è necessaria solo la traduzione del livello logico unidirezionale: i segnali logici di livello inferiore vengono applicati alla base / gate, con il collettore / Drain collegato al livello superiore Vcc. Tuttavia, il segnale logico in genere viene invertito, il che deve essere indirizzato nel codice.

Per la traduzione a livello di 12 bit, una parte di traduzione logica a 16 bit funzionerebbe, ad esempio, SN74AVCH16T245 è un ricetrasmettitore bus a 16 bit non invertente che utilizza due binari di alimentazione configurabili separati, che supportano da 1,2 Volt a 3,3 Volt su entrambi i lati. Altri esempi: 74VCXH16245 e 54VCXH162244.

Diversi produttori di semiconduttori forniscono anche strumenti di selezione per identificare i traduttori adatti, ad es. Texas Instruments.

Naturalmente, ci sono molti altri modi per soddisfare questo requisito, ma la metodologia di base è forse coperta dalle opzioni discusse.


Aggiornamento: come suggerito da clabacchio nei commenti, una terza opzione:

  • Se la traduzione di livello è richiesta solo dal più basso al lato tensione superiore (non bidirezionale), possono essere utilizzati circuiti integrati inverter in cascata, con i loro pin di alimentazione legati all'alimentazione lato superiore (Vcc). Finché l'ingresso dell'inverter è in grado di riconoscere l'ingresso a 1,9 Volt come alto, le uscite corrisponderanno agli ingressi, ma alla tensione logica più alta.
  • Se l'inversione logica non è un problema (cioè sarà trattati nel codice), anche un singolo set di inverter andrà bene.
  • Gli inverter e gli Schmitt Trigger invertenti sono disponibili in pacchetti singolo, doppio, quadruplo, esadecimale, ottale e 16 canali, probabilmente anche altri . L'uso di un trigger di Schmitt ridurrà la sensibilità al rumore sul lato di ingresso.
  • Un circuito integrato come 74ls244 servirebbe quasi per il buffering unidirezionale: tensione di ingresso di alto livello = 1,5 Volt, tensione di ingresso di basso livello = 0,5 Volt a 2 Volt Vcc.
  • Per un intervallo di tensione sicuro più ben definito, i precedenti suggerimenti del ricetrasmettitore bus funzionano ancora meglio.
Anche un semplice buffer andrebbe bene, anche se può sembrare eccessivo
@clabacchio Potresti condividere un esempio per favore? Posso aggiungerlo alla mia risposta, se vuoi. Quando penso ai buffer, penso "* segnale di clock richiesto e ritardi di blocco *" in opposizione a "* pass-through del segnale di clock come un altro segnale *".
Con buffer intendo due inverter in cascata, giusto per ripristinare il livello logico. Se questa non è una priorità, sarebbe sufficiente un singolo inverter. Se il livello alto è oltre la soglia logica con un margine sufficiente, dovrebbe funzionare senza troppa corrente statica.
Usare gli amplificatori operazionali è davvero una soluzione?
@user1883691 (A) eccessivo, (B) complicato per impostare la polarizzazione ecc. (C) più costoso per bit
Grazie, per me, l'inversione logica non funzionerà. Ho solo bisogno di diventare unidirezionale. Potete consigliare una PN per il circuito integrato dell'inverter in cascata? L'inverter in cascata amplierà anche i livelli bassi diversi da zero (cioè vicini ma non esattamente 0)?
@user1883691 La parte menzionata non è un inverter in cascata, è una cascata di due inverter, il primo che alimenta il successivo. Quindi due di loro per ogni * n * canali. I circuiti integrati dell'inverter non "amplificano", passano semplicemente ad alto quando l'ingresso supera la soglia del livello logico superiore e torna a basso quando l'ingresso scende al di sotto della soglia inferiore.
questi valori sono esempi .. necessitano di un design esatto per determinare il pullup ottimale al livello di spostamento.
@user1883691 Aggiunto un esempio di buffer ottale: Notare la sensibilità delle soglie del livello logico a Vcc, dal datasheet.
Grazie: penso di iniziare a capire. Prendi questo ragazzo: http://www.nxp.com/documents/data_sheet/74HC_HCT04.pdf. Il suo Vcc può essere legato a 5v per esempio, ma il VI può essere ovunque 0 a VCC. Quindi, se invio, ad esempio, 1,9 V, otterrei 0 V dal primo stadio e 5 dal secondo stadio?
@user1883691 Sì, funzionerebbe anche marginalmente: si noti la variazione di Vih e Vil contro Vcc, sulla scheda tecnica.


Questa domanda e risposta è stata tradotta automaticamente dalla lingua inglese. Il contenuto originale è disponibile su stackexchange, che ringraziamo per la licenza cc by-sa 3.0 con cui è distribuito.
Loading...