In realtà la tua prima ipotesi non è così lontana come alcuni sostengono.

Una CPU è costruita attorno a qualcosa chiamato "Arithmetic Logic Unit" (ALU) e un'implementazione semplicistica di ciò è avere il porte logiche che implementano tutte le operazioni di base cablate in parallelo agli ingressi. Tutti i calcoli elementari possibili vengono così eseguiti in parallelo, con l'uscita di quello effettivamente desiderato selezionato da un multiplexor.

In una CPU estremamente semplice (modello lavagna), alcuni bit del codice operativo dell'istruzione attualmente in esecuzione sono collegati a quel multiplexor per dirgli quale risultato della funzione logica utilizzare. (Gli altri risultati indesiderati vengono semplicemente sprecati)

La tecnologia effettiva utilizzata per implementare i calcoli nell'ALU varia: potrebbe essere porte logiche "reali", o potrebbe essere LUT se la CPU è implementata all'interno un FPGA basato su LUT (un ottimo modo per comprendere gli elementi essenziali dell'elaborazione a programma memorizzato è progettare un semplice processore e costruirlo in un simulatore logico e forse poi in un FPGA).

Abbastanza lontano.

Una CPU è composta da porte reali (LUT non programmabili). Le operazioni chiave sui dati vengono eseguite in un blocco logico spesso noto come ALU (unità aritmetico-logica). All'interno di questo blocco c'è un insieme di porte che possono, ad esempio, ANDARE due operandi insieme, bit per bit. C'è un altro insieme di porte che possono sommarle e così via.

Quando si eseguono istruzioni sulla CPU, le istruzioni vengono decodificate una alla volta e la logica associata a tale istruzione viene attivata all'interno del ALU.

La differenza è un compromesso tra tempo e area. Se hai molti AND da fare, puoi farli in un FPGA usando molti LUT in parallelo e portarli a termine in un breve lasso di tempo. Se li esegui in una CPU, verranno eseguiti uno alla volta (in sequenza) nel minuscolo blocco di logica progettato per quell'attività.

La CPU non ha solo "un numero" di porte logiche pre-compilate. Un processore moderno ha da circa 50 milioni a diversi miliardi di transistor, corrispondenti a molti milioni di porte.

La CPU ha già tutte le risorse necessarie per eseguire il tuo programma C ++. Le risorse fornite soddisfano il set di istruzioni definito da quella piattaforma hardware, sia esso x86, ARM, MIPS, ecc. Queste istruzioni includono tutte istruzioni aritmetiche, spostamento della memoria, condizionali, ecc. Guarda i set di istruzioni della tua piattaforma per avere una comprensione di come la CPU stessa funziona effettivamente.

Quando la CPU esegue un'operazione "AND", mentre da qualche parte usa un cancello AND, ci sono milioni di porte AND nella CPU per tutti i tipi di operazioni.

Queste istruzioni sono tutte implementate nel layout dei transistor nel chip. Per vedere come funzionano alcuni di questi, cerca cose come infradito, Sommatori o altra logica digitale.

Altre risposte hanno affrontato le domande specifiche a livello di dettaglio di dadi e bulloni, ma penso che qui ci sia un'opportunità per guardarle da una diversa angolazione. I processori oggi hanno molti milioni (miliardi nelle CPU desktop della generazione attuale) di transistor che implementano un numero relativamente elevato di porte. Sebbene solo alcune di queste porte siano effettivamente utilizzate per implementare il calcolo XOR , è difficile vederle nell'enorme foresta di funzioni di supporto.

I veterani qui ( Penso di poter ammettere di essermi guadagnato anche quell'etichetta) ho visto crescere quella foresta, ma è facile vedere come un nuovo arrivato sul campo con solo un po 'di esperienza di progettazione digitale potrebbe trovare difficile vedere i paralleli tra un hardware puro calcolo e una moderna CPU multi-core con molti livelli di cache, previsione dei rami ed esecuzione in pipeline.

Vi consiglio di trovare le schede tecniche e il materiale di riferimento del programmatore per diversi (ma uno alla volta) dei vecchi microprocessori a 8 bit degli anni '70 e '80. In molti casi, puoi persino trovare loro implementazioni open source sotto forma di emulatori software puri, nonché Verilog o VHDL da utilizzare in un FPGA.

Consiglio di iniziare da qui perché l ' 8080 (utilizzato nell'Altair 8800 del 1975 che ha lanciato il mercato dei computer più esigente), MC6800 (apparso in molti piccoli computer alla fine degli anni '70), 6809 (RadioShack Coco e altri), 6502 (Apple 1, Apple] [e molti altri) e molti altri come loro erano in gran parte progettato e implementato da singoli ingegneri o team molto piccoli e quindi doveva essere compreso appieno da un team molto piccolo. Dimostrano anche il numero minimo di funzionalità necessarie per una CPU di successo commerciale senza aggiungere memoria, cache o periferiche aggiuntive.

Gran parte del patrimonio dell'8080 è conservato nella pagina della famiglia Z80. Lo Z80 era l'estensione di Zilog della piattaforma Intel 8080 ei core che la implementano possono essere trovati ancora oggi. Un Verilog 8080 è su OpenCores.org, insieme a molte altre implementazioni 8080 e Z80. Esiste una grande quantità di documentazione, sistemi operativi, assemblatori e compilatori per l'architettura MCS80 e la sua vasta famiglia.

OpenCores ha un gran numero di core open source. Ci sono quasi 100 CPU pure, insieme ad altri 50 SOC circa che potrebbero essere la base per ulteriori esplorazioni.

Come hai osservato, il contenuto della tabella di ricerca determina se una certa LUT è una porta OR (0, 1, 1, 1) e una porta AND (0, 0, 0, 1), una porta XOR (0 , 1, 1, 0) ecc.

La tabella di ricerca stessa è implementata utilizzando porte hardcoded, ovvero il risultato è

  (lut [0] AND NOT a AND NOT b) OR (lut [1] AND a AND NOT b) OR (lut [2] AND NOT a AND b) OR (lut [3] AND a AND b)  

Se tu guarda questa riga per riga, puoi vedere che solo una di queste righe può mai avere una logica, quindi questo seleziona una delle voci LUT. Allo stesso modo, puoi anche selezionare tra più origini dati:

Se op1 è il numero di registro a due bit, l'operando lhs può essere selezionato come

  (reg0 AND NOT op1 [0] AND NOT op1 [1]) OR (reg1 AND op1 [0] AND NOT op1 [1]) OR (reg2 AND NOT op1 [0 ] AND op1 [1]) OR (reg3 AND op1 [0] AND op1 [1])  

Quindi, opcode può selezionare l'operazione da eseguire:

  ((lhs AND rhs) AND NOT opcode [0] AND NOT opcode [1]) OR ((lhs OR rhs) AND opcode [0] AND NOT opcode [1]) OR ( (lhs + rhs) AND NOT codice operativo [0] AND codice operativo [1]) OR ((lhs - rhs) AND codice operativo [0] AND codice operativo [1])  

Dove res = (lhs + rhs) è definito come

  res [0] = lhs [0] XOR rhs [0]; res [1] = lhs [1] XOR rhs [1] XOR (lhs [0] AND rhs [0]); ...  

Quindi, alla fine, posso ridurre tutto a porte fisse, lasciando variabili solo gli input. Un FPGA è una di queste varianti, in cui i gate sono disposti in modo da eseguire una ricerca nella tabella.

In un sistema del mondo reale, ottimizzerei ulteriormente, ad es. combinare segnali equivalenti e tentare di ridurre al minimo la commutazione dei gate quando quel segnale viene successivamente eliminato da un gate AND e non avrà alcun effetto sul risultato:

  is_and_op = NOT opcode [0] AND NOT opcode [1];  

Più elementi del circuito vogliono sapere se stiamo attualmente eseguendo un'operazione "and".

  lhs_and = lhs AND is_and_op; rhs_and = rhs AND is_and_op;  

In caso contrario, passiamo degli zeri alle porte che eseguono l'operazione.

  res_and = lhs_and AND rhs_and;  

Questa è l'operazione effettiva, come prima.

  res = res_and AND is_and_op OR ...;  

La selezione può anche utilizzare la nostra scorciatoia.

La differenza tra una CPU e un FPGA è il parallelismo. Gli FPGA sono molto bravi a eseguire una serie di attività (logicamente) più semplici contemporaneamente con un ritardo minimo. Logiche e sequenze di operazioni più complesse sono soddisfatte meglio dall'ALU (Arithmetic and Logic Unit) della CPU.

Se sei interessato a un'emulazione software comune del design del gate, che viene tipicamente (se ingenuamente) impiegato per semplificare le funzioni logiche booleane, dai un'occhiata all ' algoritmo Quine – McCluskey. L'ho usato per progettare il mio software di sintesi presso Uni quando non potevo inoltrare il costoso studio e per divertimento.