Domanda:
Come funziona un gate NAND? (Domanda molto semplice)
rampatowl
2019-04-30 05:54:16 UTC
view on stackexchange narkive permalink

Premetto questa domanda dicendo che sono uno sviluppatore di software che ha appena iniziato ad apprendere le basi dell'elettronica, quindi è molto probabile che qui mi manchi qualche intuizione fondamentale.

Di seguito è riportato un gate NAND meccanico con due interruttori. Penso che dovrebbe essere ovvio che quando gli interruttori sono chiusi, l'output Q è 0 anziché 1. Non vedo perché questo sia.

Vedo che quando i due interruttori sono chiusi, c'è un percorso da V + a terra e quella corrente fluirà a terra. Ma c'è anche un percorso da V + a Q, quindi un po 'di corrente non fluirà ancora verso l'uscita, mettendolo in uno stato 1?

L'intuizione che sto usando (che potrebbe essere totalmente sbagliata) è questa:

  • La corrente si comporta come l'acqua che sgorga da V + lungo tutti i percorsi disponibili.
  • A un incrocio, la corrente fluirà attraverso entrambi i percorsi in una quantità inversamente proporzionale alla resistenza. In questo caso, entrambi i percorsi non hanno resistenza aggiuntiva, quindi dovrebbero dividere la corrente in modo uguale.
  • L'equivalente booleano di 1 è che la corrente scorre attraverso un punto.

Aiutami a capire cosa mi sto perdendo! E se puoi indicarmi un libro o una risorsa online che spiega questi fondamenti, sarebbe molto utile. Ho provato a guardare molti contenuti di "tutorial sui circuiti" su Google, ma sorprendentemente non sono riuscito a risolvere la mia confusione qui.

schematic diagram

L'impedenza della sorgente dell'interruttore è 0 mentre nella logica normale è <= 50 Ohm, quindi l'impedenza di carico essendo molto più alta consente l'applicazione di molti carichi senza cambiamenti significativi di tensione.Per TTL, il limite era di 10 unità di carico.Ma per CMOS statico, il limite dipende dalla capacità di ingresso equivalente e dal limite di corrente dell'interruttore poiché ciò influisce sul tempo di salita / discesa.T = RC
"Vedo che quando i due interruttori sono chiusi, c'è un percorso da V + a terra, e quella corrente fluirà a terra. Ma c'è anche un percorso da V + a Q".No, c'è solo 1 percorso, V + a terra, Q è un punto su quel percorso.E, quando gli interruttori sono chiusi, Q ha lo stesso potenziale di terra.
Cinque risposte:
Chris Stratton
2019-04-30 05:59:24 UTC
view on stackexchange narkive permalink

L'equivalente booleano di 1 è che la corrente scorre attraverso un punto.

Questa è la confusione fondamentale che porta alla difficoltà di comprendere il circuito.

La logica single-ended come questa codifica lo stato come voltaggio non corrente .

Gli ingressi delle porte logiche sono progettati per generare o assorbire pochissima corrente, quindi l'uscita dello stadio precedente è facilmente in grado di imporre la sua tensione prevista sulla connessione tra l'uscita e l'ingresso successivo con moltopoca corrente che deve fluire.

La segnalazione in modalità corrente esiste, ma viene generalmente utilizzata solo in situazioni rumorose, ad esempio lo standard testato nel tempo loop di corrente 4-20 mA.

Gotcha.Puoi spiegare perché la tensione di Q è positiva solo quando non c'è percorso da V + a terra?
Perché in un "tiro alla fune" gli interruttori a bassa resistenza vincono il resistore di trazione imponendo la tensione sul lato opposto.
Oh, certo!Quindi la regola è qualcosa del tipo: per determinare se un pin di ingresso è alto o basso, guarda ogni componente definito a cui è collegato e assumerà il valore del componente definito con la minore resistenza lungo il percorso verso quel componente?
Approssimativamente: ma non solo i componenti ma cosa c'è dietro, in questo caso binari di tensione "rigidi".E se la differenza di resistenze non è * drastica *, la tensione potrebbe essere intermedia.
vaporlock
2019-04-30 06:34:39 UTC
view on stackexchange narkive permalink

Prima di tutto la "N" significa che inverte l'input, lo schema fa la stessa cosa ma esce dal modo in cui funzionano i gate.Se lo disegnassi con un relè avrebbe più senso

schematic

simula questo circuito. Schema creato utilizzando CircuitLab

Bisogna studiare resistori pull down e pull up, il valore del resistore limita la tensione, la corrente non è un problema proprio perché è tutto a "livello logico".All'inizio ho avuto difficoltà con le cose logiche e poi all'improvviso tutto ha avuto senso, buona fortuna amico mio.

Michel Keijzers
2019-04-30 06:02:13 UTC
view on stackexchange narkive permalink

Ho anche avuto questo problema da quando ho iniziato a imparare qualcosa sull'elettronica (sono anche un ingegnere del software).

L'elettricità vuole sempre trovare un equilibrio.Se c'è GND, tutta l'elettricità fluirà lì (in realtà gli elettroni si muovono in direzione inversa, ma per ora ignoriamolo).

Ciò significa che se gli interruttori sono chiusi e se Q> 0 V, tutta l'elettricità fluirà verso GND, il che significa che Q sarà 0 V in un tempo molto breve (leggi: quasi istantaneamente).

Tuttavia, quando uno degli interruttori è aperto, la tensione da V + fluirà verso Q se Q ha una tensione inferiore a V + (il che è probabile), quindi Q finirà per avere la stessa tensione di V +.

analogsystemsrf
2019-04-30 07:26:43 UTC
view on stackexchange narkive permalink

Ho trovato molto utile la semplice descrizione di un gate NAND per agire in questo modo "qualsiasi zero in causa uno fuori".Questo circuito lo farà.

In questo circuito, se si preme uno degli interruttori, che causa un ingresso di ZERO volt all'inverter, viene visualizzato un ALTO logico dal circuito.

Notare che abbiamo combinato la logica 1 e la logica HIGH e VDD e TRUE, insieme a logica 0 e FALSE e GROUND e logica LOW.

schematic

simula questo circuito - Schema creato utilizzando CircuitLab

A me sembra un cancello "OR" ... ma forse non capisco come intendi che funzionino quegli interruttori (questo è un problema con la tua risposta - non hai nemmeno provato a descrivere il loro comportamento)
Krauss
2019-04-30 16:11:30 UTC
view on stackexchange narkive permalink

È davvero una domanda di base ma penso che sia molto valida. Sono un ingegnere elettrico e sono d'accordo sul fatto che sembra che la logica sia rotta ma continua a leggere e vedrai quanto è facile.

Come è stato risposto prima, le porte logiche elettroniche prendono il nome dal loro comportamento in tensione, ma questa è la parte facile. Ogni volta che vengono premuti sia SW1 che SW2 (cioè il suo valore è "1"), la tensione nel punto Q è "0". Possiamo tradurlo utilizzando simboli di porta logica.

schematic

simula questo circuito - Schema creato utilizzando CircuitLab

La tensione su Q (ad es. Q to GND) è * Logic 0 "quando vengono premuti entrambi i pulsanti.

Ora arriva la parte non complicata ma piuttosto confusa. Supponi di avere il seguente circuito:

schematic

simula questo circuito

Sono sicuro che dirai che è definitivamente un AND. Ma teniamo a mente il fatto che la tensione del punto Q scende a 0 quando vengono premuti entrambi i pulsanti e traduciamo il circuito utilizzando porte logiche.

schematic

simula questo circuito

Ora, vedrai che il relè si accenderà solo quando il punto di tensione Q scende a zero (cioè quando vengono premuti entrambi i pulsanti). Quindi, pensaci in questo modo; se avessi intenzione di realizzare la tua implementazione fisica di questo circuito con porte logiche, dovresti acquistare un NAND. Ora hai un Wired AND nonostante tu stia effettivamente utilizzando un gate NAND. Quindi non preoccuparti, la tua logica computazionale è al sicuro.



Questa domanda e risposta è stata tradotta automaticamente dalla lingua inglese. Il contenuto originale è disponibile su stackexchange, che ringraziamo per la licenza cc by-sa 4.0 con cui è distribuito.
Loading...