Sto cercando di raddoppiare la frequenza del mio clock usando solo gate, flip flop o qualsiasi altra cosa

Inizia con un clock a 20 MHz (che rientra nell'ombrello "qualunque") riducilo a 10 MHz dove è necessario utilizzando un divisore di clock flip-flop.

Un PLL è generalmente richiesto per ottenere ciò che vuoi fare. Il tentativo di utilizzare solo la logica per fare ciò richiede l'aggiunta di alcuni ritardi extra tramite costanti di tempo R / C per portare gli impulsi 2x fino a un ciclo di lavoro vicino al 50%. Tuttavia ciò non accadrà generalmente all'interno di un FPGA senza portare alcuni segnali ai pin sulla parte in cui l'R / C può essere collegato e quindi reinserito in altri pin. Un'altra limitazione è che tale schema non sarà corretto con un duty cycle del 50% e per un dato insieme di valori R / C sarà utile solo in un particolare intervallo ristretto di frequenza di ingresso.

Raddoppiare la frequenza può essere così semplice:

grazie al ritardo di propagazione del gate (in realtà l'ho usato per overcloccare un TRS-80 quando ero young).

Risolvere il problema del duty cycle potrebbe essere fatto (approssimativamente) cambiando il numero di gate in serie, ma funzionerebbe solo per una frequenza (e sarebbe probabilmente sensibile alle caratteristiche dei componenti, alla temperatura, ecc. .)

Potresti raddoppiare la frequenza due volte e dividerla una volta con un flip-flop per ottenere un segnale perfettamente quadrato, come ha detto Andy.

Per raddoppiare in modo netto la frequenza di un clock di ingresso applicato richiederebbe un PLL, FLL o un altro circuito simile. A seconda di cosa stai cercando di fare, tuttavia, se hai bisogno di generare due eventi di clock in risposta a uno stimolo di clock esterno su cui non hai controllo, due approcci che chiamo "putt-putt-wait" e "putt- putt-skip "potrebbe essere migliore.

Per" putt-putt-skip ", hai bisogno di un oscillatore a funzionamento libero che funzioni più di tre volte (preferibilmente più di quattro volte) alla velocità del clock di input . Contare quanti impulsi sono stati ricevuti sul clock di ingresso e quanti sono stati emessi. Su ogni clock dall'oscillatore locale, aggancia il numero di conteggi dall'ingresso di riferimento e invia un impulso se il conteggio precedentemente bloccato non è uguale alla metà del numero di impulsi in uscita. Nota che basare l'impulso di uscita sul conteggio precedentemente bloccato aggiungerà un valore di ritardo di fase del clock locale aggiuntivo, ma eviterà ogni possibilità di emettere impulsi di clock metastabili o "runt".

-wait ", hai bisogno di un oscillatore che possa essere avviato e fermato senza problemi; l'oscillatore dovrebbe funzionare ogni volta che il conteggio dei riferimenti non è uguale alla metà del numero di impulsi emessi e fermarsi ogni volta che è uguale. Se l'oscillatore può avviarsi e arrestarsi senza problemi, questo approccio può produrre una relazione di fase più coerente tra le forme d'onda di ingresso e di uscita di quanto farebbe putt-putt-skip. Potrebbe anche essere più efficiente dal punto di vista energetico.

Entrambi questi approcci produrranno output la cui relazione di fase non è così pulita rispetto all'onda di riferimento come sarebbe un PLL o FLL che ha avuto il tempo di acquisire un blocco . D'altra parte, se il clock di riferimento può essere avviato e arrestato, un PLL o FLL richiederebbe un certo periodo di tempo per riacquisire un blocco ogni volta che l'onda di riferimento si arresta e si riavvia, e fino a quando il blocco non viene riacquistato la sua fase di uscita sarebbe essenzialmente casuale rispetto all'input. Al contrario, gli approcci putt-putt-skip o putt-putt-wait produrranno una coppia di impulsi che seguono entro finestre ben definite ogni impulso di clock in ingresso ricevuto, indipendentemente dal fatto che quegli impulsi formino un treno continuo, o che periodicamente si avviino e si fermino .

Per raddoppiare la frequenza di clock utilizzando solo porte logiche si può semplicemente farla passare attraverso un buffer con un ritardo di propagazione pari a un quarto del periodo di clock e quindi semplicemente xnor entrambi i clock per ottenere il doppio della frequenza.