Che cosa è lo sfasamento di 180 gradi?

Quando il segnale è una onda sinusoidale , una fase di 180 gradi shift ritarda il segnale per la metà del periodo di quell'onda sinusoidale, l'onda sinusoidale quindi sembra invertita:

Può un inverter farlo? No , poiché ha un guadagno del segnale, l'uscita sarebbe un'onda quadra, non un seno.

Quando il segnale è un onda quadra con un duty cycle del 50% , allora accade qualcosa di simile come con l'onda sinusoidale:

Può un inverter farlo? Sì”

Ma ora diamo un'occhiata a un ' onda quadra con un ciclo di lavoro del 25% e vediamo cosa accade quando NON vorrei quel segnale:

^{simula questo circuito - Schema creato utilizzando CircuitLab}

Quindi si vede che è effettivamente possibile utilizzare una porta NOT (inverter) per sfasare di 180 gradi un segnale, ma che funziona solo su un onda quadra con un 50% duty cycle .

Non userei il termine "sfasamento di 180 gradi" nel contesto di segnali digitali e NON di porte. Lo chiamerei invertire un segnale (digitale).

Chiamare questo sfasamento di 180 gradi è fonte di confusione e secondo me è sbagliato perché non è uno sfasamento, ma un'inversione.

L'affermazione è fuorviante.Un inverter si occupa di segnali digitali e segnali digitali contengono armoniche di frequenza che serpeggiano all'infinito (teoricamente).Prendiamo ad esempio un'onda quadra: -

Quella sopra è molto approssimativa e mostra solo la fondamentale, la terza, la quinta e la settima armonica.

Se si inverte questa onda quadra si potrebbe certamente dire che la fondamentale è sfasata di 180 gradi.Quindi, se (diciamo) prendeste la 3a armonica in isolamento e guardaste come quella fase è cambiata, sarebbe anche sfasata di 180 gradi ma, in relazione alla fondamentale, tale sfasamento è di soli 60 gradi.

L'affermazione è corretta per alcuni aspetti ma fuorviante per altri.

Un not gate ha troppo guadagno per fornire uno sfasamento pulito di 180 gradi, ma con la giusta quantità di feedback negativo alcuni non gate possono farlo.

Poiché finora nessuna risposta (e una ha un punteggio superiore a 20!) in realtà menziona gli FPGA, aggiungerò la risposta che penso tu stia cercando. Non è possibile invertire un orologio su un FPGA con la logica per vari motivi:

1. Skew . L'inversione non è istantanea, quindi ci sarebbe un tempo di transizione con entrambi gli orologi corrispondenti. Probabilmente non lo vuoi.

2. Architettura . Gli elementi logici dell'FPGA hanno linee di ingresso di clock dedicate indipendenti dalle linee di dati. L'instradamento dai dati alle reti di clock richiede connessioni non ottimali.

Se stai cercando di ottenere un orologio invertito all'interno dell'IC, dovrai usare uno dei moduli dell'orologio nativi dell'architettura.

Se stai cercando di pilotare un'uscita con un clock invertito, i principali fornitori hanno tutti una logica DDR che puoi utilizzare per inviare i "dati" di un 010101 continuo a " double data rate "che in realtà è il clock invertito. I circuiti dedicati gestiranno le eventuali correzioni necessarie. Ciò ti consente di evitare di utilizzare le risorse di clock globali per l'orologio invertito e ti offre anche un modo per invertire l'orologio sul campo con un registro di controllo.

Un pratico NOT-gate invertirà l'input, ma dopo un certo ritardo finito.

Il tuo segnale digitale da un fronte positivo a un altro è di 360 gradi, lo sfasamento fornito dal NOT-gate sarà più di 180 gradi.