Due ragioni. Innanzitutto, un input TTL è in realtà un output. Genera una corrente che deve essere deviata a terra per essere vista come uno 0. Questa corrente influisce sulla velocità di carica del condensatore di temporizzazione, aggiungendosi alla corrente dall'uscita attraverso il resistore di temporizzazione. Al di sopra di 2,4 V l'ingresso non alimenta più il pin di ingresso. Quando l'uscita si abbassa, il resistore di temporizzazione scarica il condensatore di temporizzazione, ma quando la tensione del condensatore si abbassa abbastanza l'ingresso inizia a generare corrente in esso, modificando la velocità di scarica.

A parte questo, come sopra, i due livelli di transizione di ingresso (ce ne sono due a causa dell'isteresi) non sono centrati su una tensione uguale a metà tra i due estremi della tensione di uscita. Un tipico alto output TTL è di circa 3,5 V, quindi un insieme "CMOS equivalente" di livelli di transizione di ingresso sarebbe centrato intorno a 1,7 V. Ma i due livelli di transizione TTL sono centrati intorno a 1,3 V (originale 7414), quindi le correnti di carica e scarica attraverso la resistenza di temporizzazione non sono uguali.

https://en.wikipedia.org/wiki/Transistor%E2%80%93transistor_logic

https://en.wikipedia.org/wiki/Schmitt_trigger

I trigger CMOS Schmitt hanno le due tensioni di soglia a \ $ \ frac 1 3 V_ {DD} \ $ e \ $ \ frac 2 3 V_ {DD} \ $. Inoltre \ $ V_ {OH} = V_ {DD} \ $ e \ $ V_ {OL} = 0 \ $.

Poiché questo è simmetrico rispetto a \ $ V_ {DD} / 2 \ $, ne consegue che i tempi \ $ T_H \ $ e \ $ T_L \ $ sono approssimativamente uguali, dalle equazioni:

$$ V (t = T_H) = V_ {t +} = \ frac {2} {3} V_ {DD} = V_ {DD} + (\ frac {V_ {DD}} 3 -V_ {DD} ) e ^ {- \ frac {T_H} \ tau} $$ $$ V (t = T_L) = V_ {t -} = \ frac {1} {3} V_ {DD} = (\ frac {2} 3 V_ {DD}) e ^ {- \ frac {T_L} \ tau} $$

(Le due equazioni danno lo stesso \ $ T_L \ $ e \ $ T_H \ $).

Questo ovviamente vale se R è molto più alto delle resistenze di stato on pMOSFET e nMOSFET dell'inverter e se le soglie sono esattamente come mostrato. Piccole variazioni ti daranno un ciclo di lavoro diverso dal 50%.

I dispositivi TTL, non solo hanno soglie asimmetriche (0,9 V e 1,7 V), ma anche i livelli logici a vuoto sono circa \ $ V_ {OH} = 3,5 \ V \ $ e \ $ V_ {OL} = 0,2 \ V \ $. Le due soglie non sono "centrate" in questo intervallo. Inoltre hanno una corrente di ingresso molto non trascurabile (soprattutto per valori elevati del resistore), che modifica la resistenza di carica / scarica equivalente vista dal condensatore.

MODIFICA:

Se hai bisogno di un ciclo di lavoro del 50% con TTL (ma anche su CMOS), puoi ad esempio usare metà della capacità (la frequenza raddoppia) e mettere in cascata un T-flip flop (la frequenza che volevi originariamente, e il ciclo di lavoro è del 50%).

Il tuo circuito di esempio mostra un inverter trigger di Schmitt.Guarda le tensioni di soglia nella tabella di esempio ... la loro media è inferiore alla metà Vcc:
Il condensatore si carica verso Vcc (o Vdd) più velocemente di quanto si scarica verso terra.Questa asimmetria della soglia di tensione è uno dei principali fattori che contribuiscono all'asimmetria della larghezza dell'impulso.

Se le soglie di Schmitt fossero simmetriche a circa metà Vcc, gli impulsi di uscita dovrebbero essere vicini al 50% alti e al 50% bassi.Suppongo che lo stadio di uscita dei gate tira in alto (verso Vcc) in modo simile a quando tira in basso (verso il suolo).L'asimmetria nello stadio di uscita di un gate è un'altra fonte di asimmetria, se la corrente scorre in un carico.

Il carattere delle soglie CMOS consente un posizionamento simmetrico di i punti di intervento positivo e negativo del circuito di Schmitt, e di le tensioni del convertitore di uscita logica relative a quei punti di scatto. Così, la tensione attraverso il resistore di retroazione può essere 5 V - 1,66 V quando il CMOS prima va ALTO e 0V - 3,33V quando va per la prima volta BASSO. Quelle tensioni uguali (sebbene opposte) producono correnti uguali e prendono uguali volte per caricare quel condensatore, in modo da ottenere un ciclo di lavoro del 50%. Le correnti di carica e scarica sono nel rapporto 1: 1.

In TTL, tuttavia, le soglie possono essere di circa 1,4 V (come 1,2 V bassa e 1,6 V alto), mentre i livelli di pilotaggio in uscita sono 3,2 V alto e 0,5 V basso. Quindi, le cadute di tensione attraverso il resistore di feedback sono 3,2 V-1,2 V in una fase e 0,5 V-1,6 V nell'altra. Ciò significa le correnti che carica e scarica il condensatore sono nel rapporto di 2,1: 1,1, e NON è così che si ottiene un ciclo di lavoro del 50%.

Il carattere importante del TTL è che le soglie di input sono controllate meglio rispetto a CMOS (hanno una piccola incertezza) e le tensioni di uscita hanno meno simmetria rispetto a CMOS. Dopodiché, si tratta solo di calcolare i dettagli.

Non dare per scontato di avere un ciclo di lavoro del 50% con CMOS.Le variazioni di processo: drogaggio, energia del fascio ionico dell'impianto, temperature e tempi di ricottura, ecc., Consentono di implementare un circuito funzionante che può essere lontano dalle prestazioni nominali.