Sono interessato alla storia del progetto logico per il flip-flop D con trigger sul fronte, come utilizzato in SN7474. Il design è composto da tre latch set-reset (sei porte NAND in totale) per flip-flop.
Qualcuno sa in che anno è stato introdotto l'SN7474 o ha una scheda tecnica anticipata (precedente al Data Book del 1973 TTL per i progettisti prima edizione)? L'ho trovato elencato nei cataloghi dei distributori fin dal 1967 (anno modificato il 21/07/2017, in precedenza ho scritto 1971).
Un'altra delle prime schede tecniche che ho trovato che utilizza questo specifico progetto logico per un flip-flop D edge-triggered proviene da un chip TTL non serie 7400, il Motorola MC3060 / 3160, che è un membro dell'MTTL III MC3000 / MC3100 L'MC3060 è descritto nel databook IC Motorola 1968, a pagina 4-138. Il libro dati TI TTL del 1976 per ingegneri progettisti, seconda edizione. elenca SN74H74 come sostituto diretto dell'MC3060.
Ho cercato nei brevetti statunitensi il design del flip-flop edge-triggered, ma non ne ho trovato uno specifico per il design a tre latch S-R.
L'argomento è emerso come risultato di una discussione su una mailing list privata riguardante il fatto che il design convenzionale del flip-flop master-slave J-K NON è edge-triggered; impulsi su J e / o K mentre il clock è alto ma stabile possono influenzare le uscite Q (e non-Q) di FF al successivo fronte di discesa del clock. Questo comportamento è noto come "cattura dell'impulso", e un tale flip-flop è propriamente chiamato triggerato da impulso o attivato dal livello, ma non attivato dal fronte. I primi fogli dati sui flip-flop master-slave J-K avevano effettivamente una terminologia corretta e affermavano specificamente che J e K non dovevano cambiare mentre il clock è alto.
Esistono veri flip-flop JK attivati dal fronte che utilizzano una derivata del design D FF a tre latch SR, generando effettivamente un ingresso D interno all'FF da J, K e Q (e / o no- Q). Il 74x109 ne è un esempio, utilizzando un input non K invece del vero K.
I flip-flop D master-slave sono effettivamente edge trigger, a differenza del master-slave J-K.È possibile costruire un vero flip-flop master-slave J-K attivato dal bordo, utilizzando un master-slave D con il D generato internamente come descritto sopra.
I progetti CMOS edge-triggered flip-flop sono quasi sempre basati su un design master-slave che utilizza porte di trasmissione.